⑲ 日本国特許庁(JP)

① 特許出願公開

@ 公 開 特 許 公 報 (A) 平1-94670

௵Int.Cl.⁴	識別記号	庁内整理番号		❸公開	平成1年(198	39) 4月13日
H 01 L 29/78 G 02 F 1/13 G 09 F 9/30 H 01 L 27/12	3 3 2 7 3 3 8	X-7925-5F 7370-2H 7335-5C A-7514-5F	審査請求	未請求	発明の数 1	(全5頁)

劉発明の名称 アクティブマトリクス型表示装置 ...

②特 願 昭62-252727

20出 願 昭62(1987)10月6日

暋 神奈川県川崎市中原区上小田中1015番地 富士通株式会社 砂発 明 者 那 須 安宏 神奈川県川崎市中原区上小田中1015番地 富士通株式会社 内 ⑫発 明 者 松 本 友 老 神奈川県川崎市中原区上小田中1015番地 富士通株式会社 明 勿発 井 上 淳 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

⑪出 願 人 富士通株式会社 ⑫代 理 人 弁理士 井桁 貞一 神奈川県川崎市中原区上小田中1015番地

明細書

1. 発明の名称

アクティブマトリクス型表示装置

2. 特許請求の範囲

前記ソース電極 (S) およびドレイン電極 (D) の前記第1ゲート電極 (G) と反対側に、絶縁膜 (4) を介して配設された第2ゲート電極 (G') を具備することを特徴とするアクティブマトリクス型表示装置。

(2) 前記第2ゲート電極 (G') が不透明導電膜からなり、薄膜トランジスタ (1) の光シールド 層を兼ねることを特徴とする特許請求の範囲第1 項記載のアクティブマトリクス型表示装置。

3. 発明の詳細な説明

(概要)

本発明はアクティブマトリクス型表示装置に関 し、

関値不良により歩留低下と経時不良の問題を解 決するために、電気的な手段で容易に薄膜トラン ジスタの関値を制御することのできるアクティブ マトリクス型表示装置を提供することを目的とし、

対向配置された一対の透明基板と、該一対の透明基板の一方の表面に、平行に配列された複数本

〔産業上の利用分野〕

本発明はアクティブマトリクス型表示装置に関する。

〔従来の技術〕

アクティブマトリクス型の表示装置は、多数の

ース電優Sは対応する表示セルLCの表示電極E に接続し、ドレイン電優Dは隣の例えば走査順位 が次位のスキャンパスラインSB'に接続した、 階梯状接続のスキャンパス接続群を少なくとも1 個数けた構造である。

この方式は、表示欠陥の一つの大きな要因となっていたパスラインのクロスオーバがなく、デーク電圧波形の振幅を小さくできることから、クロストークを抑えることができ、高画質表示が得られるものである。

この方式のアクティブマトリクス回路が本来の動作を行うためには、これを構成するTFT1がゲートバイアス 0 Vの状態でオフ状態となる必要がある。即ち、通常用いられるエレクトロンアキュムレーション型のTFTの場合、閾値電圧が正の値をとることが必要である。

(発明が解決しようとする問題点)

しかしTFTの関値電圧は、プロセスの不安定 要因、特にプラズマを用いたプロセス等での電極 画素をそれぞれ独立に駆動させることができるので、表示容量の増大に伴ってライン数が増大しても、単純マトリクス型表示装置のように駆動デューティ比が低下して、コントラストの低下や視野角の減少をきたす等の問題が生じない利点を有する。しかし各画素ごとにスイッチング素子を設けるためコストアップとなり、また構造が複雑となることから製造歩留に問題があった。

そこで本願発明者らは先に、アクティブマトリクス型表示装置の製造歩留を向上させると同時に、高い表示品質を実現できるスキャンバス階梯状接続対向マトリクス方式(これをゲート接続方式とも言う)を、特願昭61-212696号にて提案した。

上記スキャンバス階梯状接続対向マトリクス方式は、第5図及び第6図に示す如く、データバスラインDBとスキャンバスラインSBを別々の透明基板3,3'に配置し、且つ各表示セルLCを駆動するTFT (薄膜トランジスタ)1のゲート電極Gは対応するスキャンバスラインSBに、ソ

の帯電により影響を受け、これが製造歩留を下げる 要因となる。また関値は数時間の駆動により変化するため、この関値の変化が寿命を決定するということも問題となる。

本発明は関値不良により歩留低下と経時不良の問題を解決するために、電気的な手段で容易にT FTの関値を制御することのできるアクティブマ トリクス型表示装置を提供することを目的とする。

(問題点を解決するための手段)

第1図は本発明の原理を説明するための要部構成図である。

同図に示すように本発明は、従来から具備する 通常のゲート電極を第1ゲート電極G」とし、チャネル部の反対側に絶縁層を介して形成した第2 ゲート電極G』を配設し、同一行に属する第2ゲート電極を共通に接続してパネル端部に引き出し た構成としたものである。

この第 2 ゲート電板 G 。には、動作時にパイアス電圧 V 。 を印加する。

(作用)

上記第2ゲート電極C: へのバイアス電圧印加によって、TFT1のチャネル部の電位が影響を受ける結果、TFT1の特性は第2図に示すように変化する。

同図にはnチャネル型のTFTの特性例を示す。 図示したように、第2ゲート電極G。に負のパイアス電圧V。を印加することによって、ドレイン電流-第1ゲート電圧特性は正の方向に移動し、関値電圧(図示の例では10⁻¹ Aのドレイン電流となるゲート電圧)も正の方向に移動する。また第2ゲート電極に印加するバイアス電圧V。を正の電圧とすることにより、関値電圧は負の方向に移動する。

これを利用し、第2ゲート電極G。へ印加するバイアス電圧V。を制御することにより、関値電圧を制御することが可能となる。この結果、従来では関値が負の値となり表示が行えないパネルについては、正のバイアス印加によって関値を正の値にして良好な表示を行わせることができる。ま

にシフトすることとなると考えられる。

なお第1ゲート電極 G , に印加される電圧は、 当該TFT1の第1ゲート電極 G , が接続されて いるスキャンバスラインSBの電位 V scan. n とド レイン電極 D が接続されている次位のスキャンバ スラインSB'の電位 V scan. n · i との差電圧となる。

(実施例)

以下本発明の実施例を図面により説明する。

第3図に本発明の第1の実施例を示す。透明基板3上に第2ケート電板(例えばCr、Ti、Ni/Cr膜等からなり、厚さ約1000人) G'を形成した後、絶縁膜(例えばSiN、SiOz膜等からなり、厚さ約2000人) 4を全面に被覆し、その上層にドレイン電極D及びソース電極S、動作半導体層 5. ゲート絶縁膜 6. 及び第1ゲート電板 Cを形成して、スタガード型のTPTを形成したものである。

第4図は本発明の第2の実施例を示す図で、本

た関値が経時変化によって負の値となる場合にも、 予め第2ゲート電極に正のバイアスを印加してお くか、あるいはバイアス電圧 V 』を駆動時間に従 って変えられるようにしておくことにより、表示 不良の発生を防止できる。

第2のゲート電極 G. を設け、これに所望のバイアス電圧を印加することにより、上述した如く 関値電圧を制御できる理由は、次のように解される。

TFT1のスイッチング動作は、ゲート電極(本発明のTPTでは第1ゲート電極G」)に正電圧を印加することにより、動作半導体層の伝導パンドをフェルミレベルに近づけ、キャリア電子の蓄積を生じさせ、動作半導体層を導通状態とすることによって行う。これに裏面の第2ゲートを逆極性の負電圧を印加するかと、生じ、キャリア電子の蓄積を生じさせるためには、エカウート電圧を余分に印加することが必要となり、この結果TFT1の関値電圧は正の方

発明を逆スタガード型に適用した例である。透明基板3上に、第1ゲート電極G、ゲート絶縁膜6.動作半導体層5、ドレイン電極D及びソース電極Sを形成して、逆スタガード型のTFTを構成した後、TFTのチャネル領域を被覆するように近択形成された絶縁膜(SiOs, SiN膜等,からなり、厚さ約2000人)4の上に、ソース電極S及びドレイン電極Dが絶縁されるようにして、第2ゲート電極(Al, Ti膜等からなり、厚さ約1000人)G、を形成する。

第1、第2の実施例のどちらの場合も第2ゲート電極C として不透明の金属膜を用いているので、チャネル部への光の照射を防ぐ光シールド層を兼ね、従って光電流によってTFTのオフ電流が上昇することを同時に防止できる。

これら第1~第2の実施例のいずれの場合も、第2ゲート電極 G' に印加するバイアス電圧 V s を 3~15 V の範囲で制御することにより、関値電圧を 1~5 V の範囲で制御することが可能であった。従って関値電圧が低すぎる場合や、経時変

特開平1-94670(4)

化を生じた場合においても、第2ゲート電圧に適当なパイアス電圧を印加することによって、正常な表示を得ることができ、製造歩留が向上するとともに、安定に動作させることが可能となる。

(発明の効果)

以上の説明から明らかなように本発明によれば、 ゲート接続対向マトリクス方式パネルにおいて、 これまで不良原因となっていたTFTの関値電圧 不良の発生を、第2ゲート電極の電位を電気的に 制御することによってなくすことができ、歩留の 大幅な向上が図れる。またTFTの関値の経時変 化による表示不良の発生も防止することができ、 素子寿命の大幅な改善を図ることができる。

4. 図面の簡単な説明


第1図は本発明の要部構成説明図、 第2図は本発明の効果を示す特性図、 第3図は本発明の第1の実施例を示す図、 第4図は本発明の第2の実施例を示す図、 第5図は従来のゲート接続方式の表示パネルの 等価回路図、


第6図は上記ゲート接続方式表示パネルの構成を示す斜視図である。

図において、1はTFT(薄膜トランジスタ)、3、3、は透明基板、4は絶縁膜、5は動作半導体層、6はゲート絶縁膜、Dはドレイン電極、Sはソース電極、G、G、は第1および第2ゲート電極、Eは表示電極、LCは表示セルを示す。


代理人 弁理士 井·桁 」









本発明。効果t不t 特性图 第 2 図



本発明計「a実施例を示す図 第 3 図



本発明オ2の実施例を示了図 第 4 図



從私介一十捨絕方式《表示以本儿《某面回路图 第 5 回

